

(11)Publication number :

02-215168

(43)Date of publication of application: 28.08.1990

(51)Int.CI.

H01L 31/10

(21)Application number: 01-035068

(71)Applicant:

HITACHI LTD

(22)Date of filing:

16 02 1989


(72)Inventor:

TSUKADA TOSHIHISA

(54) THIN FILM PHOTOTRANSISTOR

(57) Abstract:

PURPOSE: To make an input impedance high so as to obtain a voltage controlled type element easy to use by a method wherein the gate of a thin film phototransistor is composed of two or more branches which are, at least, partially connected in common. CONSTITUTION: A thin type phototransistor is formed into a bottom gate type invertedly staggered structure, gate electrodes 2 and 3 are separately formed on a glass substrate 1, light rays 9 introduced through the gap between the electrodes 2 and 3 are incident on a photosensitive semiconductor layer 5 to induce optical carriers in the layer 5. The gates 2 and 3 are provided with patterns divided into branches which are commonly connected outside the electrodes 2 and 3. After the electrodes 2 and 3 are patterned, silicon nitride to be a gate insulating film 4 and an amorphous silicon hydride to be a photosensitive semiconductor layer 5 are deposited through a CVD method. Moreover, an N-layer to serve as an ohmic contact film 6 is successively laminated following the above two layers to make an input impedance high, and thus a voltage controlled type element easy to use can be obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Japanese Publication for Unexamined Patent Application No. 215168/1990 (Tokukaihei 02-215168)

A. Relevance of the Above-identified Document

This document has relevance to <u>claims 1 through 4</u> of the present application.

B. Translation of the Relevant Passages of the Document

[EFFECTS]

The gate electrode is divided into a plurality of branches or into individual plural pieces. Light enters through the gaps between the branches/pieces, and generates photo-carriers. As a result, photo-carriers are induced in the area of the semiconductor corresponding to the gaps of the gate electrode in response to the light irradiation. Photo-carriers are further induced in the area of the semiconductor superimposed on the gate electrode, in response to application of the gate voltage. In this way, the electrical control and the optical control of the drain current may be realized as separate functions.

The lengths of the gate electrode and the gap determine a current standard of the photo-carriers, and the optimal value including the number of branches is

selected according to the field of usage.

With such an arrangement, the ratio of ON to OFF of photoelectric current can be increased.

[EMBODIMENTS]

Figure 1 shows a cross-sectional view (B) and a plan view (A) of the thin film photo-transistor, as one embodiment of the present invention. In the figure, the reference numeral 1 expresses a glass substrate, 2 and 3 express gate electrodes, 4 expresses a gate insulation film, 5 expresses a photosensitive semiconductor layer, 6 expresses an ohmic contact layer, 7 expresses a source electrode, 8 expresses a drain electrode, and the arrows 9 express incident light.


As can be seen in the cross-sectional view (A), this embodiment is a bottom-gate-type inversely-staggered thin film transistor. Further, the gate electrode is divided into separate pieces 2 and 3, and the light 9 entering through the gaps therebetween generates photo-carriers on the photosensitive semiconductor layer 5.


Note that, in the plan view (B) of Figure 1, the gate electrodes 2 and 3 are shown as separate pieces; however, they are connected in a portion outside the figure, and branched-out in the portion shown in the figure. Note that, as described later, the gate electrodes 2 and 3 may

also be provided as separate electrodes.

The following describes manufacturing processes.

特別平2-215168 (6)





THIS PAGE OF ARIK (USPTO)

訂正有り

⑱日本因特許庁(JP)

① 特許出願公開

◎公開特許公報(A)

平2-215168

®Int.Cl.⁵

識別配号

庁内整理番号

❷公開 平成2年(1990)8月28日

H B1 L 31/10

7733-5F H 01 L 31/10

Α

審査請求 未請求 請求項の数 4 (全7頁)

図発明の名称 薄膜ホトトランジスタ

②特 頭 平1-35068

②出 類 平1(1989)2月16日

向発 明 者 塚 田

俊 久

東京都国分寺市東恋ケ毎1丁目280番地 株式会社日立製

作所中央研究所内

创出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台 4丁目 6番地

19代理 人 弁理士 中村 純之助

(57)【要約】

1.32.

[目的] 薄膜フォトトランジスタのゲートが少なくとも 一部が共通接続された複数の枝によつて構成されること により,入力インピーダンスを高くし,電圧制御型の使 い易い素子を得る。

[構成] 薄型フオトトランジスタをボトムゲート型の逆スタガ構造とし、ガラス基板1上にゲート電極2、3が分割形成され、その間隙から導入された光9が感光性半導体層5に光キヤリアを生成する。またゲート電極2、3がその外側にて共通に接続され、2個に枝分かれした電極パターンを有する。このゲート電極2、3のパターニング後、ゲート絶縁膜4となる窒化シリコン、感光性半導体層5となる水素化非晶質シリコンをプラズマCVD法により堆積する。さらにオーミツクコンタクト膜6となる n層を2層に続いて積層し、入力インピーダンスを高くし、電圧制御型の使用し易い素子を得る。

【薄膜 フオト トランジスタ 薄膜 フオト トランジスタ ゲート 一部 共通 接続 複数 枝 構成 入力 インピーダンス 高さ 電圧 制御 使い 易い 素子 薄形 ボトムゲート型 スタガ 構造 ガラス 基板 ゲート 電極 分割 形成 間隙 導入 光 感光性 半導体 層 光キャリア 生成外側 接続 2個 枝分れ 電極 パターン パターン化 ゲート 絶縁膜 窒化 珪素 水素化 非晶質 珪素 プラズマ CVD 堆積 オーミツク コンタクト膜 N層 2層 積層 使用】

【特許請求の範囲】

1、ゲート電極、ソース電極、ドレイン電極、ゲート絶 縁膜、感光性半導体層を少なくとも有する薄膜ホトトラ ンジスタにおいて、ゲート電極が少なくとも一部におい て共通接続された複数の枝からなることを特徴とする薄 膜ホトトランジスタ。

2、ゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、感光性半導体層を少なくとも有する薄膜ホトトランジスタにおいて、ゲート電極が独立した複数個からなり、各ゲート電極に同一若しくは異なったゲート電圧を 10 印加することを特徴とする薄膜ホトトランジスタ。

3、特許請求の範囲第1項または第2項記載の薄膜ホトトランジスタにおいて、ソース電極、ドレイン電極とゲート電極との間にゲート絶縁膜および感光性半導体層を介在する構造を有し、かつ上記ゲート電極側から光を入射する構造を有することを特徴とする薄膜ホトトランジスタ。

4、特許請求の範囲第1項乃至第3項のいずれかに記載 の薄膜ホトトランジスタにおいて、上記感光性半導体層 が水素化非晶質シリコンからなることを特徴とする薄膜 20 ホトトランジスタ。 2



訂正有り

⑩ 日本国特許庁(JP)

10 特許出願公開

母公開特許公報(A) 平2-215168

®Int.Cl.⁵

識別配号

庁内整理番号

❷公開 平成2年(1990)8月28日

H 01 L 31/10

7733-5F H 01 L 31/10

Α

審査請求 未請求 請求項の数 4 (全 7頁)

公発明の名称 | 薄膜ホトトランジスタ

②特 顧 平1-35068

❷出 頤 平1(1989)2月16日

危 発明者 塚田

俊 久

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

切出 顧 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

郊代理,人,并理士中村村人之助

明和

1. 是明の名称

存譲ホトトランジスタ

- 2. 特許請求の範囲
 - 1. ゲート電低、ソース電低、ドレイン電低、ゲート電板、感光性半導体限を少なくとも有する神膜ホトトランジスタにおいて、ゲート電極が少なくとも一部において共通接続された複数の技からなることを特徴とする神臓ホトトランジスタ。
 - 2. ゲート電極、ソース電極、ドレイン電極、ゲート能線膜、感光性半導体層を少なくとも有する静態ホトトランジスタにおいて、ゲート電極が独立した複数個からなり、各ゲート電極に同一若しくは異なったゲート電圧を印加することを特徴とする種膜ホトトランジスタ。
- -3.特許請求の範囲第1項または第2項記載の葬 裏水トトランジスタにおいて、ソース電極、ド レイン電極とゲート電極との間にゲート絶縁期

および感光性半導体層を介在する構造を有し、 かつ上記が一ト電極側から光を入射する構造を 有することを特徴とする幕膜ホトトランジスタ。

- 4. 特許請求の範囲第1項万型第3項のいずれか に記載の薄膜ホトトランジスタにおいて。上記 感光性半導体層が水楽化非品質シリコンからな ることを特徴とする種膜ホトトランジスタ。
- 3、発明の詳細な説明

【避果上の利用分野】

本発明は単体の光センサ、集積化1次元センサ、 あるいは2次元センサとして利用される舞踊ホト トランジスタに関する。

【従来の技術】

従来のホトトランジスタは、例えば、「超しS I 総合辞典」(四沢濱一 整修、サイエンスフォーラム 昭和63.3.31 第779頁)に記載されているように、パイポーラトランジスタを基本構造とするものであり、トランジスタのベースに光が入射し、ペースへの少数キャリアの注入が先によって行われる構造となっていた。

特間平2-215168(2)

【発明が解決しようとする課題】

松来技術のようにパイポーラトランジスタを基本としたホトトランジスタにおいては、光の利用 効率、指向性等の点で有効化を図ることが難しい こと、および電界効果トランジスタへの展開をは かれない等の問題点があった。

上記の問題を解決するため、本出版人は審護ホトトランジスタを既に出版 (特顧昭63-244167号) している。

上記の稼襲ホトトランジスタは電界効果トランジスタを用いた点において有効な技術である。すなわち、光電流のON/OPF比が300程度と良好な値を示すと共に、パイポーラトランジスタの有する静配のごと言語題を持たない点に特徴を有するものである。

しかし、ホトトランジスタは数百~千個あるいはそれ以上の集積化を必要とするため、光電流のON/OFF比をさらに大きくすることが要求され、またγ特性も直線性に欠ける点がある等。改善の余地があった。

なお、入力インピーダンスが高く、電圧制御型の電界効果トランンジスタを実現するためには、 スタガ構造の容額トランジスタが適している。 【作用】

基板上に形成されたホトトランジスタは、ゲート電極、ゲート総線膜、線光性半導体層、オーミックコンタクト層、ソース電極、ドレイン電極からなる。ソース電極はキャリアの注入電極であり、通常は基準電位(アース電位)に設定され、ゲート電極ならびにドレイン電極は通常はソース電極に対して高い電位に設定される。

感光性平準体別はキャリアの走るチャネル層が ゲート絶縁膜との界面において形成される領域で あると共に、入射光が照射される領域でホトキャ リアが生成する領域でもある。この際、ゲート電 観倒から光を入射することにより、チャネル近傍 におけるホトキャリアの生成薬率が増大し、良好 なホトトランジスタ特性が得られる。

ゲート電極は複数の技または独立した複数側に 分割されており、その関膜を通って入射した光に 本見明の目的は、電気的スイッチ機能および増 幅機能を有し、光電流のON/OPP比が高く、 かつす特性も良好な電界効果型の複膜ホトトラン ジスタを提供することにある。

【課題を解決するための手段】

上記目的を連成するため、本発明においては特許請求の掲録に記載するように構成している。

すなわち、本発明においては、光電流のON/ OFF特性の改善あるいは電圧によるスイッチ機能および光によるスイッチ機能(アナログスイッチ機能)および電気的増減機能の改善を達成するために、ゲート電極を複数個の技に分ける(第1 請求項)か、或いはゲート電極を独立した複数個数ける(第2 請求項)ように構成している。

また、上記の機能を高めるために、光をゲート 電機側から導入するように構成している(第3額 水項)。

また、光感度を増大させるために、感光性半導体層を水乗化非品質シリコン(a-Si:H)によって構成している(第4 諱求項)。

よりホトキャリアが生成する。したがってゲート電極の関策部分の半導体領域には光の照射によってホトキャリアが誘起され、またゲート電極と重量する半導体領域はゲート電圧印加によってキャリアが誘起される。そのためドレイン電流の電気的制御と光学的制御を機能的に分離することが出来る。

ゲート電価長と関係長はこのホトトランジスタ の電池水準を決定することになり、応用分野に応 じて最適値が核数も含めて選択される。

上記のように構成することにより、光電流のON、OFF比の増大をはかることが出来る。

また、水液化非晶質シリコンは低温プロセスによって増積可能な薄膜であり、投尺、大面積のデパイスをつくるのにとくに適した材料である。プラズマCVD法に代表される製膜法は、この目的に特に進した方法であり、ホトトランジスタの製造手段を簡略化するのに極めて適したものである。

また、光センサであるためには不透明 基板を用いることは一つの初約条件となるものであるが、



特別平2-215168(3)

本発明においては薄原トランジスタを用いること によって遺明基板あるいはガラス基板上へのホト トランジスタの形成を可能にしている。

【实施例】

第1回は、本舟明の一実施例回であり、 蕁膜水トトランジスタの斯面団 (A) および平面団 (B) を示す。 第1回において、1はガラス基板、2および3はゲート電弧、4はゲート絶縁膜、5は感光性半導体層、6はオーミックコンタクト層、7はソース電極、8はドレイン電極である。また矢印9は入射光を示す。

この実施例は、新面関 (A) に見られるように ポトムゲート型の遊スタガ構造構態トランジスタ である。そして、ゲート電極が2 および3 の二つ に分割されており、その関数から導入された光9 が感光性半導体層5 に光キャリアを生成する。

なお、第1図の平面医(B)においては、ゲート電低2および3が独立した2個として示されているが、図示した部分の外側では2と3が共通に接続され、関示の部分で2個に枚分かれした電極

され、ホスフィン(PH₂)を導入すればn型不 純物である歯をドープした a - Si: H を形成する ことが出来る。また Si H。と共に資素やアンモ ニアを導入すれば窒化シリコン (Si N) が形成 される。

次に、ソース電腦でおよびドレイン電腦を形成する。電腦材料としてはCrとAgの二層膜を用いた。Crはa-SitHとAgとの間の反応防止用パッファ層であり、Agは電腦の低抵抗化のためである。各々の腹岸は100mm、300mmである。ソース電腦およびドレイン電腦はこの後パターニングして形成される。なおパターン化されたソース電腦をリイン電腦をマスクとしてa-SitHのn層をエッチングする。これはセルファライン工程である。なお、上記のようにして形成した漢子の上に関示しない保護膜を形成する。

第1回の実施例においては、ゲート電価2と3 間のキャップ長は10μmである。また、トラン ジスタのΨ/1は500μm/20μmである。 すなわちソース電価7とドレイン電価8との関係 パターンを有している。なお、後途するように、 2 と3 が独立した 2 個のゲート電極の場合もある。 製造プロセスは次の通りである。

まず、ガラス基板1上にスパッタ法によって金属クロムを厚さ200mmで堆積する。これをホトリッグラフィ法によってパターニングを行うことにより、ゲート電板2。3を形成する。

ゲート電極のパターニング後、ゲート結構複名となる変化シリコン、感光性半導体層5となる水 素化非晶質シリコン(a-S1:H)をプラズマC V D法により、それぞれ350nm、550nmの序 さに地積する。さらに同じくプラズマC V D 法に よりオーミックコンタクト層6となる a-Si:H の n 層を上記2層に絞いて地積する。厚さは50

プラズマCVD独は、真空容器中にモノシラン(SiH。)をベースにしたガスを導入し、RFパワーを加えることによってプラズマを形成し、これによって分解したSiおよび水嚢が基板上に地積するものである。この場合 a - S1: H が形成

は 2 0 mm、ソース電極増からゲート 2 の増まで 5 mm、ゲート 3 の増からドレイン電極増まで 5 mmである。

上記のように作製したホトトランジスタを第2 図の回路に示すようにパイアスし、光をゲート電磁像から駆射してドレイン電流Idとドレイン電 低像から駆射してドレイン電流Idとドレイン電 圧Vdの関係を割定した。なおVgはゲート電圧を 示す。

第3回は3,000ルックスの光を照射したと きにおけるドレイン電流とドレイン電圧の関係を 示した団であが、図示のごとく、良好な飽和特性 が恐られた。

第4日はゲート電圧を一定値(Vェ=10V) に設定したときにおけるドレイン電流の光量依存 性を示した図である。日示のごとく、本東子においては、光電流と暗電流の比も大きくなり、その 比として1,000に達する値が得られた。

以上、説明した動作は、ゲート電視が2個に枝 分かれした実施例に関するものである。すなわち、 ゲート電磁は一つであり、ホトトランジスタ部に

特閒平2-215168(4)

おいて分枝した構造を有するゲート電極に電圧を 印加するものである。しかし、先に簡単に述べた ように、ゲート電板を複数側に分け、それぞれに 別の電圧を印加することにより、特性を改善する ことが出来る。

何えば、第1回において、ゲート電極2と3と が独立した2個の電極である場合の一動作例を次 に述べる。

第1回において、ドレイン電極8に+10 V ルフース側のゲート電極2に+10 V の電圧を印加しておき、ドレイン側のゲート電極3に印加する電圧を制御することによってドレイン電流を振ってインではなり、10 V を印加する。これは先のでは、10 V を印加する。これはゲート電極3によってドレイン電流が大きく変化がある。一方、OFF時にはゲート電極3によってでは、チャネルが形成される。この状態においては、チチャネルが形成される。この状態においては、

保護膜および重光膜を設けることが出来る。

本妻子の動作は、前記第1因の実施例と同様に、 ゲート電腦2と3の関度から光を導入し、ゲート、 ソース、ドレインの各電極にパイアス電圧を印加 することによって行なった。その結果、水トトラ ンジスタとしての蓄特性は、前記第1因の実施例 と何様に満足すべきものが得られた。

次に、第6回は本発明の第3の実施例の新面図 である。

この実施例は、第1回と同様のボトムゲート型 ホトトランジスタであるが、ゲート電極を2.3 および10の三つに分割した構造を持ったもので ある。

この実施例においては、ゲート電価の構造はや > 複雑となるが、取扱いうる電流範囲を広くする ことが出来る。

また、この実施例では、感光性半導体層5の上部に登化シリコンからなる保護膜11を形成してチャネルへの外気の影響を延小化すると共に、遮光膜12を形成して上部からの進光を遮断している。なお、前記第1回においても第6回と同様の

電子に対してはゲート電振3が阻止ゲートとなり、 ホール (正孔) に対してはゲート電低2が阻止電 低となるので、OFF電流の改善が実現される。 さらに、スイッチング速度の改善も可能になると いう特徴も有する。

次に、第5回は本発明の第2の実施例の斯面図である。

本実施例はゲート電極 2、 3 が乗子の上部にあるホトトランジスタである。

製造プロセスは、まず、ガラス基板1上にCrをスパッタリングによって堆積する。ついで n型のa-S1:HをプラズマCVD法により堆積する。これをパターニングすることにより、ソース電低7およびドレイン電極8を形成する。この上にプラズマCVD法により、感光性半導体層5となっる-S1:H およびゲート絶縁膜4となる酸化シリコンを堆積する。次に、ゲート電極1となる酸化シリコンを堆積する。次に、ゲート電極2および3を形成する。

次に、第7団は本発明の第4の実施例の新面図である。

この実施例もポトムゲート構造であるが、下部 すなわちゲート電価値からの光を産光膜14によ って遮断する構造を有している。したがって入射 光は上部すなわちソース、ドレイン電価値から導 入する。なお13は絶縁膜である。本実施例では ゲート端部とソースドレイン端部がオンザライン としている。

次に、第8週は本発明の第5の実施例図である。 この実施例は、ボトムゲート型の別の実施例を 示したものである。

本実施例において、チャネルとなる感光性半導体層(a-Si:H) 5 を地積するところまでは前記第1回の実施例と同様である。しかし、本実施例においては、続けて変化シリコンを地積して保護膜 1 5 を形成する。ソース、ドレイン電弧は保護膜 1 5 をパターニングした後、オーミックコンタクト層 6 およびCr/A 2 膜を堆積し、パター

特爾平2-215168(5)

ニングすることによって形成する。

この実施例においては、前記第1回の実施例に 比してチャネル部の a - Si: H 膜序の再現性を向 上させることが出来る。

なお、感光性半導体層となる a - Si: Hの原序に関しては、光に対する十分な感度を有するためには厚いことが望ましく、かつ、チャネルからホトキャリア生成領域が離れ過ぎないことが望ましい。したがって a - Si: Hの膜原は100 ne以上1 μ m 以下が望ましく、特に200 ne以上600 ne以下が舒適である。

以上本発明を実施例に即して述べて来たが、本 禁明はこれに限定されるものではない。

例えば、感光性半導体層は a - Si: H以外にも a - SiC: H、a - SiGe: H、a - Ge: H、a -C: Hあるいは皿 - V 族、E - VI 族の化合物半導 体であってもよい。

また、ゲート絶縁膜としては窒化シリコン以外にも二酸化シリコン、Ta₂O₃、A₃O₃等の酸化物であってもよく、これらを積層したもの、す

また、ゲート電極が複数の技を持つ構造または 複数の独立した構造であるため、光電流のON/ OFF比を1,000万至それ以上の高い値とす ることが出来る。またす特性も1に近い良好な値 を得ることが出来る。さらに独立した複数のゲー ト電極を有する場合に、それらに異なった電圧を 印加することにより、特性を更に向上させること が出来る。

をた、光をゲート電極側から導入することにより、ドレイン電流の電気的制御と光学的制御の分離効果を高めることが出来る。更にゲート電極側から光を導入すれば、ホトキャリア生成領域がチャネルに近く位置することになるので良好な特性が得られる。

また、感光性半導体層として水液化非品質シリ コンを用いることにより、光感度が高く(量子効 率~1)かつ製作方法が容易な辞機ホトトランジ スタを提供することが出来る。

4. 西面の簡単な説明

第1団は本発明の一実施例の新面図および平面

なわちらin/SiO₂、Ta₂O₂/SiN、A &,O₂/SiN等であってもよい。

また、その製造方法もプラズマCVD法、スパッタ法等のドライプロセス、あるいは帰価酸化法 に代表されるウエットプロセスであってもよい。

また基板はガラス基板を主として説明したが、 第5回の実施例のような場合には不透明基板(た とえば機能コートした金属基板等)であってもよい。

また、建光膜については第6間および第7回に おいてのみ言及したが、その他の実施例において も選先膜を形成する方が特性的には良好な結果が 得られる。

【発明の効果】

本発明は、以上説明したように構成されている ので以下に記載するような効果を有する。

まず、ホトトランジスタがソース、ドレイン、 ゲートを有する寒騰電界効果型トランジスタであ るため、入力インピーダンスが高く、電圧制御型 の極めて使い多い妻子である。

因、第2因はパイアス印加例を示す回路図、第3 因および第4因は第1因の実施例における電流ー 電圧特性図、第5因乃至第8回は本発明の他の实 旋例の新函図である。

く符号の説明〉

1 … ガラス基セ 2 、3 … ゲート電揺

4 …ゲート絶象膜 5 …感光性半導体度

6…オーミックコンタクト層

7ーソース電磁 8 …ドレイン電磁


9 …入射光 10 …ゲード電極


1 1 ··· 保護課 1 2 ··· 選光膜 1 3 ··· 徐急館 1 4 ···· 毫光度


15…保護膜


代理人并理士 中村 韩之助

特別平2-215168 (6)












第5図



- 10、ゲート電弧 11、景都県 12、東央戦



第7図



第8図